होम->उत्पाद और डिजाइन->ASIC डिजाइन
होम->उत्पाद और डिजाइन->ASIC डिजाइन
| क्रमांक | सीपीयू मॉडल | बड़े पैमाने पर उत्पादन समय | डिज़ाइन | क्राफ्ट | मुख्य विशेषता | अनुप्रयोग मंच |
|---|---|---|---|---|---|---|
| 1 | T02V10 | 2018 | ODM | TSMC0.35um | 100MHz8051 | M100/M600/K600/H600/K600+ |
| 2 | T03V10 | 2010 | ODM | TSMC90m | कोप्रोसेसर प्रदर्शित करें | K600 |
| 3 | TPS01 | 2010 | ODM | TSMC0.25um | एनालॉग फ्रंट एंड | K600+/DCS100 |
| 4 | T03V11 | 2012 | ODM | TSMC90nm | कोप्रोसेसर प्रदर्शित करें | K600+(DGUS) |
| 5 | T2 | 2015 | ODM | TSMC60nm | 200MHz8051+FPGA | DGUS+/DGUSII |
| 6 | TPS03 | 2016 | ODM | TSMC0.18um | एनालॉग फ्रंट एंड | MT500/DGUSII |
| 7 | T5 | 2017 | DWIN | TSMC40nm | 600MHz डुअल कोर 8051 | MT500/DGUSII/DCS500 |
| 8 | T03V12 | 2017 | DWIN | SK Hynix65nm | कोप्रोसेसर प्रदर्शित करें | DGUSII |
| 9 | TPS05 | 2018 | DWIN | TSMC0.18um | एनालॉग फ्रंट एंड | DGUSII/DCS500 |
| 10 | T5L | 2019 | DWIN | T5L1(55nm)/T5L2(40nm) | 250MHz डुअल कोर 8051 | DGUSII |
| 11 | T5L0 | 2020 | DWIN | TSMC40nm | 18 बिट रंग लागत में कमी की योजना | DGUSII |
| 12 | T5L3 | 2020 | DWIN | TSMC40nm | T5L2 के आधार पर VPU और DDR बढ़ाएँ | मल्टीमीडिया मंच |
| 13 | M3 | 2021 की उम्मीद है | DWIN | TSMC40nm | 400 मेगाहर्ट्ज एआरएम कोर्टेक्स एम 3 कोर | उच्च-प्रदर्शन एनालॉग सिग्नल प्रोसेसर |
| 14 | T5G | 2021 की उम्मीद है | DWIN | TSMC40nm | 300MHz 8051*2+DWIN RISC CPU | DGUSIl (स्ट्रीमिंग मीडिया एप्लिकेशन) |
| 15 | G5 | 2023 की उम्मीद है | DWIN | TSMC40nm | 16-कोर 500MHz 8051 + 1GHz दिव्य 64 बिट RISC CPU | DGUSIII/AI |
| 16 | K5 | 2023 की उम्मीद है | DWIN | TSMC16nm | 4कोर 2.2GHz आरआरएम + 3 डी त्वरित जीपीयू | Linux/Andrioid |